====== Podrobná architektura čipsetů (2026) ======

Architektura čipsetu definuje, jak efektivně dokáže systém přenášet data mezi výpočetními jádry, pamětí a periferiemi. Moderní čipsety (jako Intel Z890 nebo AMD X870E) využívají modulární přístup k distribuci datových toků.

===== 1. Od Northbridge k PCH a SoC =====

Historicky se čipset dělil na **Northbridge** (vysokorychlostní komunikace s RAM a GPU) a **Southbridge** (pomalé periferie). Dnes je většina kritických funkcí integrována přímo do procesoru (**SoC - System on Chip**).

  * **CPU Die:** Obsahuje řadič paměti (IMC) a primární PCIe linky pro GPU.
  * **PCH (Platform Controller Hub):** To, co dnes nazýváme "čipsetem". Stará se o USB, SATA, sekundární PCIe linky, síťové karty a zvuk.



===== 2. Klíčové sběrnice a propojení =====

Výkon čipsetu je definován propustností spojení mezi ním a procesorem.

==== DMI (Direct Media Interface) / Infinity Fabric ====
Toto je "dálnice", po které tečou data z chipsetu do CPU.
  * V roce 2026 využívají high-end desky rozhraní ekvivalentní **PCIe 5.0 x8**, což umožňuje bleskovou odezvu i při plném vytížení všech USB portů a NVMe disků.

==== PCIe Lane Bifurcation (Rozvětvení) ====
Moderní čipsety umožňují inteligentní dělení PCIe linek. Například slot x16 může být rozdělen na x8/x8 nebo x8/x4/x4, což je klíčové pro systémy s více [[it:slm|AI akcelerátory]] nebo NVMe poli.

===== 3. Hierarchie datových toků (Datapath) =====

Pro lepší pochopení, jak data v architektuře proudí:

^ Vrstva ^ Komponenta ^ Typ dat ^
| **L0 (Ultra-Fast)** | CPU Cache / RAM | Instrukce modelu, pracovní data AI |
| **L1 (High-Speed)** | PCIe Gen 5.0 (CPU) | VRAM grafické karty (GPU Passthrough) |
| **L2 (Mainstream)** | Chipset (PCH) | NVMe disky, Thunderbolt 5, 10Gb Ethernet |
| **L3 (Periferní)** | USB 3.2 / SATA | Myši, klávesnice, zálohovací disky |



===== 4. Architektura napájení a řízení (Management Engine) =====

Součástí architektury čipsetu je i dedikovaný mikrokontrolér (např. **Intel ME** nebo **AMD PSP**), který běží nezávisle na operačním systému.
  * **Funkce:** Správa zabezpečení, vzdálená správa (vPro/DASH) a inicializace hardwaru při startu (Boot process).
  * **Význam pro AI:** Řídí distribuci energie (Power Delivery) mezi jednotlivými segmenty desky, aby nedocházelo k výkyvům při náhlém zatížení GPU.

===== 5. Budoucnost: UCIe a CXL =====

V roce 2026 se do architektury čipsetů dostávají standardy jako **CXL (Compute Express Link)**. Ten umožňuje, aby CPU a GPU sdílely paměť v jednotném adresním prostoru (Cache Coherency), což dramaticky zrychluje trénování a běh rozsáhlých modelů.



> **Technická poznámka:** Při návrhu pracovní stanice pro AI vždy kontrolujte "Topology Map" čipsetu v manuálu základní desky. Sdílené linky (Shared Lanes) mohou způsobit, že zapojení druhého NVMe disku sníží rychlost grafické karty na polovinu.

---
**Podřízená témata:**
  * [[it:pcie_standards|Standardy PCIe 5.0 a 6.0]]
  * [[it:resizable_bar|Detailní pohled na Resizable BAR]]
  * [[it:chipset_drivers|Správa ovladačů čipsetu]]

---
**Autor:** @HW_Architect_Lead
**Verze:** 3.4 (revize 2026)